我在 SystemVerilog 中遇到了一个有趣的问题，即无法与寄存器进行比较。 <pre><code>module VGA_Colours (

我设置了 Vivado HL WebPACK 版本。 Vivado 运行没有任何问题。据我所知，Vivado HL WebPACK 版本包含 Vicado HLS 但

我按照本教程在 Vivado HLS 中创建了两个自定义流 IO：<a href="https://www.youtube.com/watch?v=3So1DPe2_4s" rel="nofollow

我需要某种帮助来解决我遇到的问题。 我正在尝试通过 FTDI（UM245R USB 并行转换器）将 FPGA（Altera De0 Nano

我想要的功能是添加 A、B 和 cin（其中 A 和 B 是 64 位，cin 是 1 位）。所以实际总和（实际结果）可以是

所以我正在制作一个 ALU，它有一个 8to1 多路复用器，可以在不同的操作之间进行选择。然而，只需要 6

在 Verilog 中制作 ALU 并且我拥有所有我确定可以单独工作的模块，但是我无法让它们以我需要的方式连接

我必须制作一个 64 位 ALU，它接收 A 和 B 64 位输入、一个进位输入并输出一个 64 位结果和一个 1 位进位

我学习了 nand2tetris 课程 (<a href="https://www.nand2tetris.org/course" rel="nofollow noreferrer">https://www.nand2tetris.org/cours

我在从 systemVerilog 中的函数返回数组时遇到了一些问题。但是，我一直有语法错误。我不确定在这里引

我对整个嵌入式操作系统类型有点陌生。 但是对于学校的项目，我们需要在 zedboard 上运行 PetaLinux。

我正在尝试实施测试平台，以便在 3 个滴答后，每个输入都获得新的指定值。例如，前 3 秒（或滴答声

我试图用 VHDL 中的 FPGA 开发一个简单的 ws2812b LED 驱动器。 我已将其实现为状态机。其中一种状态

我目前正在尝试用 C 语言实现 YOLOv3 对象检测模型（仅检测，不训练）。 我已经用任意值测试了我

我是 dlib 的新手，我对 dnn_face_recognition.cpp 代码中使用的 length() 函数感到非常困惑。在挖掘了一下之后

我正在考虑在 VHDL 中添加两个 1024 位数字。 理想情况下，我希望达到 100 MHz 的时钟频率。 目

如何将 1'b1 添加到 4 位向量 [3:0]A？例如，如果 A 是 0001，假设 B 是 1'b1，我将两者相加，结果将是 0010。B

我需要将 float64 值转换为定点 <16,15>（16 位，小数部分为 15 位，整数部分为 1）。 我已经阅读了很

希望你一切都好。 我从 RISC-V 开始，我想让 <a href="https://github.com/bluespec/Piccolo.git" rel="nofollow noreferr

我正在尝试在 VHDL 中创建一个简单的按钮，该按钮在输入开关或 pb 使用时钟和进程从 0 到 1 再到 0 后打