如果使用异步组件，是否可以使用“单周期CPU”？

如何解决如果使用异步组件，是否可以使用“单周期CPU”？

我听说过“单周期Cpu”一词，并试图了解单周期cpu的实际含义。是否有明确的一致定义和共识，这意味着什么？

我碰到的一些家用自酿“单周期CPU”似乎使用时钟的上升沿和下降沿来完成一条指令。通常，上升沿充当提取/解码，下降沿充当执行。

但是，在我的阅读中，我发现这里提出的合理观点...
https://zipcpu.com/blog/2017/08/21/rules-for-newbies.html

"Do not transition on any negative (falling) edges. 
Falling edge clocks should be considered a violation of the one clock principle,as they act like separate clocks.".

这对我来说是真的。

同时需要上升沿和下降沿（或高低相位）与需要一个时钟运行速度快一倍的两个时钟的两个周期的上升沿完全相同。这将是一个“两个周期”的CPU。

那么说上升和下降沿都用于状态更改时，设计是一个“单周期CPU”是不是很诚实？

似乎真正的单周期CPU必须在单个时钟周期的单个时钟沿上执行所有状态更改操作。

我可以想象，如果数据存储都是同步的，那么可能发生这种事情。如果我们有一个已建立的同步系统，则可以在下一个时钟沿将结果计时到一个同步数据存储中，同时将程序计数器计时到下一个地址。

但是，如果目标数据存储区是例如异步RAM，那么在存储数据时，肯定会改变控制线，从而导致意外行为。

我错了吗，在混合中是否包含异步存储的“单周期CPU”示例？

在一种设计中使用异步RAM似乎意味着必须至少使用两个逻辑时钟周期来实现状态更改。

当然，可能更复杂的是，可能会增加一个使用单一边缘的cpu，其中指令仅使用同步组件，但是在存储异步数据时则需要额外的周期。但是那仍然不是单周期CPU，而是主要单周期CPU。

因此，诚实地将不能将写入异步RAM（或其他异步组件）的CPU视为单周期CPU，因为整个指令不能在单个时钟沿执行。 RAM写入需要两个边沿（即下降和上升），这会破坏单个时钟原理。

那么有没有一个普遍接受的单周期CPU，我们是否始终如一地使用该术语？

是什么故事？

（也张贴在我的hackday日志https://hackaday.io/project/166922-spam-1-8-bit-cpu/log/181036-single-cycle-cpu-confusion中，也发布在hackaday的一个私人组中）

=====

更新：从简单的MIP来看，这些模型似乎使用了同步内存，因此可能可以在单个边缘广告上运行-因此，保证了“单周期”类别。 也许FPGA存储器始终是同步的-我对此一无所知。

但是该术语是否在其他地方使用不一致-即像那里的大多数Homebrew TTL计算机一样？

还是我只是说错了？

解决方法

这似乎主要是定义和术语的问题，而不是如何实际构建简单的 CPU。

如果您坚持“单周期 CPU”的严格定义意味着真正仅使用时钟边沿来设置该指令的所有内容，那么是的，这将排除使用第二个时钟的真实世界的玩具/爱好 CPU edge 为内存访问提供一致的间隔。

但它们肯定仍然实现了单周期 CPU 的精神，即每条指令在 1 个时钟周期内运行，没有流水线和多周期微码。

整个时钟周期确实有 2 个时钟边沿，在某些情况下，现实世界（非单周期）CPU 使用“另一个”边沿进行内部计时是很正常的，但我们仍然在讨论它们的频率整个周期，而不是边缘频率，除了像 DDR 内存这样我们确实谈论传输速率 = 两倍内存时钟频率的情况。与众不同的是始终使用两个边沿，并且对于大致相同的事物，而不仅仅是时钟周期内的一些额外计时/同步。

---

现在能否构建一个 CPU，在不使用时钟沿的情况下，将存储值保存在内存总线上的时间最短？也许吧。

也许确保通往存储数据的关键路径足够短，以便数据始终准备就绪。并且可能会随着您的计算（或仅从任何指令的最长关键路径）传播一些“数据就绪”信号，并且在数据在总线上之后的几个门延迟之后，翻转内存时钟。 （并在下一个 CPU 时钟边缘，将其翻转回来）。如果您的内存不介意其时钟没有统一的占空比，那么只要内存时钟的每一半都足够长，这可能没问题。

对于从内存加载，您可以通过在启动单周期 CPU 的这个“周期”的 CPU 时钟边缘之后的一些门延迟启动内存加载周期来做类似的事情。这甚至可能涉及使用专用于该目的的逆变器有意构建一长串门延迟。或者甚至可能是模拟 RC 时间延迟，但无论哪种方式，这显然都比仅使用主时钟的另一个边沿更糟糕，而且您只能将其作为单周期教条纯度的练习。 （它也可能是片状的，因为栅极延迟不是恒定的，取决于电压和温度，因此芯片的一侧比另一侧运行得更热可能会改变相对时序。）

,

定义说单周期CPU每个周期只执行一条指令。因此，理论上可以得出一个结论，即还有其他 CPU 每个周期需要或多或少的指令。你可以看看有一些概念，比如多周期处理器和流水线处理器（指令流水线）。 “流水线试图通过将传入指令分成一系列顺序步骤来使处理器的每个部分忙于某些指令。”根据维基。我不知道它究竟是如何工作的，但也许它只是使用可用的寄存器（也许不是使用例如 EAX，ECX 像 EAX 一样使用，或者它可能以其他方式工作，但可以肯定的是，该数量是 100%登记在增加，所以也许这是主要目的之一。来源：https://en.wikipedia.org/wiki/Instruction_pipelining 我认为这个问题的答案：“is-a-single-cycle-cpu-possible-if-asynchronous-components-are-used”取决于使用操作码控制 CPU 和 RAM 的 CPU 控制器。我在网站上找到了有关此的有趣信息：http://people.cs.pitt.edu/~cho/cs1541/current/handouts/lect-pipe_4up.pdf https://ibb.co/tKy6sR2 结论：在我看来，如果我们考虑术语“单周期 CPU”，它应该是最简单的结构。术语“异步”实现了一个结论，即比“同步”更复杂。所以这两个术语并不等价。它类似于“可以将基本数据类型视为结构吗？”。在我看来，“单一”这个词的意思是最简单的，“异步”的意思是一些修改，所以更复杂，所以只是认为这是不可能的，但也许“被使用”这个词可以被“当时使用”绕过- 如果某些开关，某些控制器可以关闭异步模式并使这一切尽可能简单。但一般只是认为这是不可能的