如何解决ICE40 SB_IO 原语的 Xilinx 等效原语?
我在 Verilog 中有一个示例项目,最初用于 ICE40 FPGA,出于资源原因,我想将其导入 Xilinx FPGA。 ICE40 中有这个 SB_IO 原语,它定义了输入/输出端口。我不太明白,想知道 Xilinx FPGA 中是否有类似或等效的原语?或者如何翻译成Xilinx FPGA域?
示例代码如下:
SB_IO #(
.PIN_TYPE(6'b010100),.PULLUP(1'b0),.NEG_TRIGGER(1'b0),.IO_STANDARD("SB_LVCMOS")
) iob_data_I[SDW-1:0] (
.PACKAGE_PIN(disp_data),.CLOCK_ENABLE(1'b1),.OUTPUT_CLK(clk),.D_OUT_0(phy_data)
);
请帮忙,谢谢!
解决方法
这看起来像 SB_IO
被用作输出寄存器。因此,Xilinx 等效项将是 FDRE
或另一个带有 (*IOB="TRUE"*)
属性的 DFF 原语,以鼓励将其打包到 IO 寄存器块中。
版权声明:本文内容由互联网用户自发贡献,该文观点与技术仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容, 请发送邮件至 dio@foxmail.com 举报,一经查实,本站将立刻删除。