Icarus Verilog 介绍
Icarus Verilog
是一个Verilog仿真综合工具。它像一个编译器一样运行,将用Verilog(IEEE-1964)写的源码编译成相应的目标主机的代码。对于批量仿真,这个编译器可以生成一种叫做vvp汇编语言的中间格式。这个中间格式用vvp命令执行。对于综合,编译器生成期待格式的网表。
Icarus Verilog 官网
版权声明:本文内容由互联网用户自发贡献,该文观点与技术仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌侵权/违法违规的内容, 请发送邮件至 dio@foxmail.com 举报,一经查实,本站将立刻删除。